静态时序分析 的英文是 Static Timing Analysis
领域：半导体
常见误译：常见误译是把 static 处理成“静力”或“静止”，没有体现“不施加输入激励”的关键含义。
静态时序分析不仿真输入向量，而是通过传播信号到达时间和要求时间，检查所有寄存器级路径是否满足建立与保持约束。它在芯片实现和签核文档中用于多个工艺/电压/温度角下生成时序报告，列出裕量、关键路径和违例，为改版决策提供依据。
该术语出现在时序签核指南、EDA 工具报表、设计评审检查表和工艺方法文档中。翻译内容涉及 STA 选项名、报告列标题、违例提示，以及描述建立/保持、时钟偏移和时序收敛流程的说明文字。
常见误译是把 static 处理成“静力”或“静止”，没有体现“不施加输入激励”的关键含义。如果 slack、hold、arrival time 等配套术语也译得不准，工程师可能误读违例路径或签核裕量，UI 与报表列名不一致时问题更严重。
术语必须在数据手册、设计套件和专利申请中保持一致。任何一个参数不一致都可能传导至制造决策，或削弱专利权利要求；同时，知识产权保密要求适用于整个链条中的每一份文件。
天使翻译在专家审校开始前，会将此类术语锁定至项目术语库，确保同一源术语在提交的所有文档中保持一致。