可测试性设计 的英文是 Design for Test
领域：半导体
常见误译：常见误译是把它写成“测试设计”或“针对测试的设计”，削弱了“内建可测试结构”这层方法学含义。
可测试性设计是一种设计方法，通过加入扫描链、边界扫描和内建自测试等专门逻辑，让芯片制造后更容易被测试设备访问和控制。测试开发文档中，DFT 结构能提高故障覆盖率，降低测试成本，是量产测试方案的基础。
该术语常见于测试向量生成指南、ATPG 工具手册、量产测试规范和 DFT 插入流程文档。翻译任务涉及扫描配置对话框、测试覆盖率报告、边界扫描与 BIST 功能说明等界面文字和文件内容，以及相关菜单标签。
常见误译是把它写成“测试设计”或“针对测试的设计”，削弱了“内建可测试结构”这层方法学含义。若文档中 DFT 一会儿译为“可测试性设计”，一会儿译为“测试设计”，读者难以判断是讲 RTL 插入、扫描架构还是测试策略。
术语必须在数据手册、设计套件和专利申请中保持一致。任何一个参数不一致都可能传导至制造决策，或削弱专利权利要求；同时，知识产权保密要求适用于整个链条中的每一份文件。
天使翻译在专家审校开始前，会将此类术语锁定至项目术语库，确保同一源术语在提交的所有文档中保持一致。